Altium Designer保姆級(jí)教程（二）：下載安裝、原理圖設(shè)計(jì)、布線封裝及Gerber導(dǎo)出
- 2025-07-16 16:32:00
- 瀏覽量：57
五、ERC/DRC檢查及Gerber導(dǎo)出
在PCB設(shè)計(jì)完成后，進(jìn)行電氣規(guī)則檢查（ERC）和設(shè)計(jì)規(guī)則檢查（DRC）是至關(guān)重要的步驟，以確保設(shè)計(jì)的正確性和可制造性。最后，需要導(dǎo)出Gerber文件，這是PCB制造廠生產(chǎn)板卡所需的標(biāo)準(zhǔn)文件。
1. ERC（Electrical Rule Check）電氣規(guī)則檢查：
ERC主要針對(duì)原理圖，檢查電氣連接的邏輯正確性。
在原理圖界面，右鍵點(diǎn)擊工程文件選擇Validate，開(kāi)始ERC檢查。
l 編譯完成后，在“Messages”面板中查看所有錯(cuò)誤和警告。
l 常見(jiàn)的ERC錯(cuò)誤包括：
? 未連接的引腳： 元器件引腳沒(méi)有連接到任何網(wǎng)絡(luò)。
? 網(wǎng)絡(luò)沖突： 兩個(gè)不同名稱的網(wǎng)絡(luò)被意外連接。
? 電源/地連接問(wèn)題： 電源或地符號(hào)使用不當(dāng)。
? 輸出引腳短路： 多個(gè)輸出引腳連接到同一網(wǎng)絡(luò)。
l 根據(jù)錯(cuò)誤和警告信息，返回原理圖進(jìn)行修正。
2. DRC（Design Rule Check）設(shè)計(jì)規(guī)則檢查：
DRC主要針對(duì)PCB布局布線，檢查設(shè)計(jì)是否符合預(yù)設(shè)的制造和電氣規(guī)則。
l 在PCB界面，點(diǎn)擊菜單欄的“Tools” -> “Design Rule Check”。
l 在彈出的“Design Rule Checker”對(duì)話框中，確保所有需要檢查的規(guī)則都已啟用。
l 點(diǎn)擊“Run Design Rule Check”。
l 檢查完成后，在“Messages”面板中查看所有DRC違規(guī)。
l 常見(jiàn)的DRC違規(guī)包括：
? 間距違規(guī)： 導(dǎo)線、焊盤(pán)、過(guò)孔之間距離小于設(shè)定值。
? 線寬違規(guī)： 導(dǎo)線寬度小于設(shè)定值。
? 過(guò)孔尺寸違規(guī)： 過(guò)孔孔徑或焊盤(pán)直徑不符合要求。
? 絲印與焊盤(pán)重疊： 絲印層文字或圖形覆蓋到焊盤(pán)上。
? 開(kāi)路/短路： 網(wǎng)絡(luò)未完全連接或存在意外短路。
? 阻焊開(kāi)窗不足： 阻焊層開(kāi)窗小于焊盤(pán)尺寸。
l 根據(jù)違規(guī)信息，返回PCB進(jìn)行修正。DRC是確保PCB可制造性的最后一道防線。
3. Gerber文件導(dǎo)出：
Gerber文件是PCB制造的標(biāo)準(zhǔn)格式，包含了PCB的每一層圖形信息（如銅層、阻焊層、絲印層、鉆孔層等）。
l 點(diǎn)擊菜單欄的“File” -> “Fabrication Outputs” -> “Gerber X2 Files”。
l 在“Gerber Setup”對(duì)話框中，進(jìn)行以下設(shè)置：
? Layers（層）： 勾選所有需要導(dǎo)出的層，包括所有信號(hào)層（Top Layer, Bottom Layer, Mid Layer）、阻焊層（Top Solder, Bottom Solder）、絲印層（Top Overlay, Bottom Overlay）、鉆孔層（Drill Guide, Drill Drawing）、機(jī)械層（Mechanical Layer，通常用于板框和尺寸信息）等。
? Units（單位）： 選擇“Millimeters”或“Inches”，并確保與制造廠要求一致。
? Format（格式）： 通常選擇“2:5”或“2:4”等精度格式。
? Apertures（光圈）： 保持默認(rèn)設(shè)置即可。
l 點(diǎn)擊“OK”生成Gerber文件。
l 導(dǎo)出鉆孔文件：
? 點(diǎn)擊菜單欄的“File” -> “Fabrication Outputs” -> “NC Drill Files”。
? 在“NC Drill Setup”對(duì)話框中，設(shè)置單位和格式，與Gerber文件保持一致。
? 點(diǎn)擊“OK”生成鉆孔文件。
l 生成裝配圖和BOM（可選）：
? “File” -> “Assembly Outputs” -> “Pick and Place Files”用于自動(dòng)貼片機(jī)。
? “File” -> “Reports” -> “Bill of Materials”生成物料清單。
l 打包文件： 將所有生成的Gerber文件、鉆孔文件、以及可能需要的裝配圖和BOM文件打包成一個(gè)壓縮文件（如.zip），發(fā)送給PCB制造廠。
在發(fā)送文件前，務(wù)必使用Gerber查看器（如Altium Designer自帶的CAMtastic或第三方查看器）打開(kāi)所有Gerber文件，進(jìn)行最終的視覺(jué)檢查，確保所有層都正確無(wú)誤。
六、新手常犯錯(cuò)誤及解決方案
初學(xué)者在Altium Designer進(jìn)行PCB設(shè)計(jì)時(shí)，常會(huì)遇到一些問(wèn)題。了解這些常見(jiàn)錯(cuò)誤并掌握解決方案，能幫助您更快地成長(zhǎng)。
1. 原理圖與PCB不同步：
錯(cuò)誤表現(xiàn)： 原理圖中修改了元器件或網(wǎng)絡(luò)，但PCB中沒(méi)有體現(xiàn)。
解決方案： 每次原理圖有改動(dòng)后，務(wù)必執(zhí)行“Design” -> “Update PCB Document”操作，并在ECO對(duì)話框中“Validate Changes”和“Execute Changes”。
2. 元器件封裝錯(cuò)誤：
錯(cuò)誤表現(xiàn)： 元器件封裝尺寸與實(shí)際元器件不符，導(dǎo)致無(wú)法焊接或功能異常。
解決方案： 在原理圖階段，仔細(xì)核對(duì)每個(gè)元器件的封裝信息，特別是IC、連接器等關(guān)鍵元器件。對(duì)于自定義封裝，務(wù)必根據(jù)數(shù)據(jù)手冊(cè)精確繪制，并進(jìn)行多次測(cè)量驗(yàn)證?？梢岳肁ltium Designer的3D視圖進(jìn)行直觀檢查。
3. 設(shè)計(jì)規(guī)則設(shè)置不當(dāng)：
錯(cuò)誤表現(xiàn)： 布線間距過(guò)小導(dǎo)致短路，線寬過(guò)細(xì)導(dǎo)致過(guò)流，過(guò)孔尺寸不符合制造能力。
解決方案： 在開(kāi)始布線前，務(wù)必根據(jù)PCB制造廠的工藝能力和設(shè)計(jì)要求，正確設(shè)置所有設(shè)計(jì)規(guī)則（DRC）。不確定時(shí)，可咨詢制造廠獲取其最小線寬、間距、過(guò)孔尺寸等參數(shù)。
4. 電源/地布線不規(guī)范：
錯(cuò)誤表現(xiàn)： 電源和地線過(guò)長(zhǎng)、過(guò)細(xì)，或沒(méi)有大面積鋪銅，導(dǎo)致電源噪聲大、壓降大。
解決方案： 優(yōu)先布線電源和地線，確保其足夠?qū)挘⒈M可能使用大面積鋪銅作為電源和地平面。去耦電容應(yīng)緊鄰IC的電源引腳放置。
5. 信號(hào)完整性問(wèn)題：
錯(cuò)誤表現(xiàn)： 高速信號(hào)線布線過(guò)長(zhǎng)、阻抗不匹配、差分對(duì)不等長(zhǎng)，導(dǎo)致信號(hào)失真、誤碼。
解決方案： 對(duì)于高速信號(hào)，應(yīng)進(jìn)行等長(zhǎng)布線、差分對(duì)布線，并考慮阻抗控制。避免銳角布線，減少過(guò)孔數(shù)量。
6. 絲印與焊盤(pán)重疊：
錯(cuò)誤表現(xiàn)： 絲印文字或元器件輪廓覆蓋在焊盤(pán)上，影響焊接或造成短路。
解決方案： 在DRC中啟用絲印與焊盤(pán)的檢查規(guī)則。手動(dòng)調(diào)整絲印位置，確保其不與焊盤(pán)重疊。
7. Gerber文件導(dǎo)出錯(cuò)誤：
錯(cuò)誤表現(xiàn)： 導(dǎo)出Gerber文件時(shí)漏選層，或格式設(shè)置不正確，導(dǎo)致制造廠無(wú)法生產(chǎn)。
解決方案： 嚴(yán)格按照制造廠的要求導(dǎo)出Gerber文件，并使用Gerber查看器逐層檢查所有導(dǎo)出的文件，確保完整性和正確性。
七、學(xué)習(xí)建議與進(jìn)階方向
PCB設(shè)計(jì)是一個(gè)不斷學(xué)習(xí)和實(shí)踐的過(guò)程。對(duì)于初學(xué)者，以下建議和進(jìn)階方向?qū)椭掷m(xù)提升。
學(xué)習(xí)建議：
從簡(jiǎn)單項(xiàng)目開(kāi)始： 不要一開(kāi)始就嘗試復(fù)雜的設(shè)計(jì)。從簡(jiǎn)單的單片機(jī)最小系統(tǒng)、LED驅(qū)動(dòng)電路等開(kāi)始，逐步熟悉軟件操作和設(shè)計(jì)流程。
多看數(shù)據(jù)手冊(cè)： 養(yǎng)成閱讀元器件數(shù)據(jù)手冊(cè)的習(xí)慣，理解元器件的電氣特性、封裝信息和推薦電路。
理解設(shè)計(jì)規(guī)則： 深入理解PCB設(shè)計(jì)規(guī)則的原理和重要性，而不僅僅是照搬參數(shù)。
參考優(yōu)秀設(shè)計(jì)： 學(xué)習(xí)和分析開(kāi)源項(xiàng)目或成熟產(chǎn)品的PCB設(shè)計(jì)，了解其布局布線思路和技巧。
動(dòng)手實(shí)踐： 理論知識(shí)結(jié)合實(shí)際操作才能真正掌握。嘗試自己設(shè)計(jì)、打樣、焊接和測(cè)試，從實(shí)踐中發(fā)現(xiàn)問(wèn)題并解決問(wèn)題。
利用在線資源： 觀看Altium Designer官方教程、B站、YouTube上的教學(xué)視頻，閱讀技術(shù)博客和論壇，獲取最新的知識(shí)和技巧。
加入社區(qū)： 參與電子設(shè)計(jì)論壇或社區(qū)，與其他工程師交流經(jīng)驗(yàn)，尋求幫助，共同進(jìn)步。
進(jìn)階方向：
高速PCB設(shè)計(jì)： 學(xué)習(xí)信號(hào)完整性（SI）、電源完整性（PI）、電磁兼容性（EMC）理論，掌握高速信號(hào)的阻抗控制、差分對(duì)布線、等長(zhǎng)布線、串?dāng)_抑制等高級(jí)技術(shù)。
電源管理設(shè)計(jì)： 深入研究各種電源拓?fù)洌ㄈ鏐uck、Boost、LDO）、電源噪聲抑制、多路電源供電等。
射頻（RF）PCB設(shè)計(jì)： 了解射頻電路的特殊要求，如傳輸線理論、阻抗匹配、隔離、屏蔽等。
DFM（Design for Manufacturability）可制造性設(shè)計(jì)： 學(xué)習(xí)如何優(yōu)化設(shè)計(jì)以適應(yīng)不同的制造工藝，降低生產(chǎn)成本，提高良品率。
DFA（Design for Assembly）可裝配性設(shè)計(jì)： 考慮元器件的自動(dòng)貼裝和焊接要求，優(yōu)化布局，提高裝配效率。
可靠性設(shè)計(jì)： 學(xué)習(xí)如何通過(guò)設(shè)計(jì)手段提高PCB在惡劣環(huán)境下的可靠性，如熱設(shè)計(jì)、抗振動(dòng)設(shè)計(jì)、防潮防腐設(shè)計(jì)等。
仿真與分析： 掌握Altium Designer或其他專業(yè)仿真工具（如SPICE、IBIS模型）進(jìn)行電路仿真、信號(hào)完整性仿真、熱仿真等。
腳本與自動(dòng)化： 學(xué)習(xí)使用Altium Designer的腳本功能（DelphiScript、Python）或API接口，實(shí)現(xiàn)設(shè)計(jì)流程的自動(dòng)化，提高效率。
PCB設(shè)計(jì)是一個(gè)充滿挑戰(zhàn)但也極具成就感的領(lǐng)域。通過(guò)持續(xù)的學(xué)習(xí)和實(shí)踐，您將能夠設(shè)計(jì)出高性能、高可靠性的電子產(chǎn)品。祝您在Altium Designer的學(xué)習(xí)和實(shí)踐中取得豐碩的成果！
技術(shù)資料
微信公眾號(hào)
微信小程序
抖音視頻號(hào)
浙公網(wǎng)安備 33010502006866號(hào)