電子工程師必看:去耦電容制造工藝全解析
去耦電容雖小,卻起著穩(wěn)定電源電壓、抑制電磁干擾的關(guān)鍵作用。那去耦電容到底是怎么制造出來(lái)的呢?下面,咱們就來(lái)揭開(kāi)去耦電容制造工藝的神秘面紗。
一、材料選擇:打好基礎(chǔ)
制造去耦電容,材料選擇是關(guān)鍵的第一步。常用的有陶瓷、鉭、鋁電解等材料。
陶瓷去耦電容 :介電常數(shù)高、溫度系數(shù)小、絕緣電阻高、體積小。其中,X7R 陶瓷電容是很多工程師的 “寵兒”,它的相對(duì)介電常數(shù)較高,能在較寬的溫度和電壓范圍內(nèi)工作,電容值范圍也廣。比如,在一些高速信號(hào)電路中,??吹?X7R 陶瓷去耦電容的身影。
鉭去耦電容 :體積小、高可靠性、低 ESR(等效串聯(lián)電阻)。它在低頻電路中表現(xiàn)出色,能有效濾除低頻噪聲。像在一些對(duì)電源穩(wěn)定性要求極高的精密電路里,鉭去耦電容常被用來(lái)做主要的濾波元件。
鋁電解去耦電容 :能提供較大的電容量,而且成本相對(duì)低。不過(guò),它的高頻性能差些,主要用在低頻、大電流的電源電路中。比如,在一些開(kāi)關(guān)電源的濾波電路里,鋁電解電容常和陶瓷電容配合使用,鋁電解電容先濾除低頻紋波,再由陶瓷電容去除高頻噪聲。
二、制造工藝:精細(xì)加工
1. 薄膜沉積 :以鈦酸鍶鋇(BST)為高介電常數(shù)薄膜材料、鑭鎳氧化物(LNO)為導(dǎo)電氧化物電極制造高介電常數(shù)薄膜去耦電容為例,先通過(guò)濺射法在溶液衍生的 LNO 電極上沉積 BST 薄膜。然后在富氧環(huán)境中,將 LNO 和 BST 薄膜在 650°C 下進(jìn)行退火處理,這樣就能得到電容密度高、漏電流低的去耦電容。
2. 燒結(jié)與成型 :對(duì)于陶瓷去耦電容,先把陶瓷粉末和粘結(jié)劑混合,制成陶瓷漿料,然后把漿料壓制成陶瓷片。在陶瓷片上印刷電極圖案后,進(jìn)行燒結(jié)。燒結(jié)溫度一般在 1200 - 1400°C 左右,讓陶瓷片致密化、電極和陶瓷片緊密結(jié)合。燒結(jié)后的陶瓷片經(jīng)切割、成型,就得到初步的去耦電容形狀。
3. 封裝 :不同的封裝形式對(duì)應(yīng)不同的工藝。對(duì)于表面貼裝電容,常采用塑料封裝。先把去耦電容芯片放在封裝模具中,注入塑料封裝材料,經(jīng)過(guò)固化、整形等一系列工序,就得到表面貼裝去耦電容成品,這種封裝形式的電容安裝方便、可靠性高,廣泛用于各類(lèi)電子產(chǎn)品。
三、關(guān)鍵工藝控制點(diǎn):確保性能
1. 電極制備 :電極材料純度得高,不然會(huì)影響電容的導(dǎo)電性能和可靠性。而且電極厚度要均勻,不然會(huì)降低電容的耐壓性能。像有些高精度去耦電容,電極厚度偏差控制在極小范圍內(nèi),以滿(mǎn)足其在高端設(shè)備中的應(yīng)用要求。
2. 介質(zhì)層質(zhì)量 :介質(zhì)層是去耦電容的核心部分。介質(zhì)材料的純度、均勻性、厚度等都會(huì)影響電容性能。介質(zhì)層有氣孔或雜質(zhì),會(huì)降低絕緣性能,甚至導(dǎo)致電容擊穿。在制造高可靠性去耦電容時(shí),對(duì)介質(zhì)層質(zhì)量控制極其嚴(yán)格。如一些用于航空航天領(lǐng)域的去耦電容,介質(zhì)層經(jīng)過(guò)多道嚴(yán)格檢測(cè),確保無(wú)缺陷。
3. 封裝質(zhì)量 :封裝要是不合格,去耦電容容易受潮、受腐蝕,進(jìn)而影響性能。封裝時(shí)得保證封裝材料和電容芯片的良好粘結(jié),封裝體內(nèi)不能有氣泡。而且封裝后的電容外形尺寸精度也很重要,要是尺寸不準(zhǔn),可能就裝不進(jìn) PCB 板上的設(shè)計(jì)位置。
四、新型集成去耦電容制造工藝:創(chuàng)新突破
為了滿(mǎn)足小型化、高性能電子設(shè)備的需求,新型集成去耦電容制造工藝不斷涌現(xiàn)。一種新型集成去耦電容采用填充聚合物材料的薄膜形式,通過(guò)光敏工藝,實(shí)現(xiàn)了直徑 100μm 及以下的通孔。這種電容具有高達(dá) 65 的介電常數(shù)和低于 0.05 的損耗正切,以及 22 nF/cm2 的特定電容,可有效滿(mǎn)足未來(lái)十年內(nèi)手持和成本性能應(yīng)用對(duì)去耦電容的需求。
技術(shù)資料