電源完整性(PI)對高速設(shè)計(jì)的影響
一、電源噪聲與同步開關(guān)噪聲(SSN)的產(chǎn)生機(jī)理
(一)電源噪聲的產(chǎn)生
在高速PCB設(shè)計(jì)中,電源噪聲是一個(gè)關(guān)鍵問題,它會對系統(tǒng)的穩(wěn)定性和可靠性產(chǎn)生重大影響。電源噪聲的產(chǎn)生有多種原因,其中之一是電源分配網(wǎng)絡(luò)(PDN)的阻抗不匹配。當(dāng)電流在PDN中流動(dòng)時(shí),由于存在寄生電感和電阻,會導(dǎo)致電壓降和波動(dòng),從而產(chǎn)生噪聲。此外,數(shù)字電路中的快速信號切換也會引起瞬態(tài)電流變化,進(jìn)一步加劇電源噪聲的產(chǎn)生。
(二)同步開關(guān)噪聲(SSN)的產(chǎn)生機(jī)理
同步開關(guān)噪聲(Simultaneous Switching Noise,SSN)是指在數(shù)字電路中,當(dāng)大量輸出驅(qū)動(dòng)器同時(shí)切換狀態(tài)時(shí)產(chǎn)生的電源噪聲。這種噪聲主要發(fā)生在集成電路的電源與地平面之間,通常在高速數(shù)字電路和系統(tǒng)中尤為明顯。當(dāng)信號從低電平切換到高電平時(shí),需要從電源模塊吸收能量,電流開始流動(dòng)。然而,由于互連設(shè)計(jì)并非理想,電源走線上存在阻抗,會阻擋電流立刻到達(dá)芯片引腳。此外,寄生電感也會使電路在開關(guān)電流的存在下帶來電壓波動(dòng),形成電壓噪聲。I/O開關(guān)速度越快,瞬時(shí)電流變化越快,在電流回路上產(chǎn)生的噪聲越大。這種噪聲會通過電源系統(tǒng)傳播,影響整個(gè)系統(tǒng)的性能。
二、電源分配網(wǎng)絡(luò)(PDN)設(shè)計(jì)與去耦電容優(yōu)化
(一)PDN設(shè)計(jì)的重要性
電源分配網(wǎng)絡(luò)(PDN)的設(shè)計(jì)對于確保良好的電源完整性至關(guān)重要。PDN包括從電壓調(diào)節(jié)模塊(VRM)到負(fù)載芯片(IC)的互聯(lián)網(wǎng)絡(luò)及其上的所有器件,如PCB走線、電容、過孔等。PDN的設(shè)計(jì)目標(biāo)是將電源噪聲控制在一個(gè)很小的容差范圍內(nèi),實(shí)時(shí)響應(yīng)負(fù)載對電流的快速變化,從而為芯片提供干凈穩(wěn)定的電壓,并為其他信號提供低阻抗的回流路徑。
(二)去耦電容的優(yōu)化
去耦電容在PDN設(shè)計(jì)中起著至關(guān)重要的作用。它們的主要功能是為高頻瞬變交流信號提供低電感的旁路,從而減少SSN。在系統(tǒng)頻率小于300-400MHz時(shí),去耦電容可以起到抑制頻率、濾波和阻抗控制的作用。然而,在高頻條件下,除了增加去耦電容外,還需要通過優(yōu)化電路板的層間距設(shè)計(jì)及布局布線等方法來降低電源和地噪聲。去耦電容的合理布局和選型對于提高電源完整性至關(guān)重要。
三、頻域阻抗分析工具(如PowerSI)的使用方法
(一)頻域阻抗分析的重要性
頻域阻抗分析是評估和優(yōu)化PDN性能的關(guān)鍵步驟。通過分析PDN在不同頻率下的阻抗特性,可以識別出可能導(dǎo)致電源噪聲的諧振點(diǎn)和阻抗峰值。這對于確保PDN在所需頻率范圍內(nèi)提供低阻抗路徑至關(guān)重要。
(二)PowerSI的使用方法
PowerSI是一款功能強(qiáng)大的電源完整性分析工具,它可以幫助工程師在設(shè)計(jì)階段評估和優(yōu)化PDN的性能。使用PowerSI進(jìn)行頻域阻抗分析的一般步驟包括:
1. 導(dǎo)入PCB設(shè)計(jì)文件和相關(guān)元件模型。
2. 設(shè)置分析頻率范圍和參數(shù)。
3. 運(yùn)行頻域阻抗分析,生成阻抗曲線。
4. 評估阻抗曲線,識別阻抗峰值和諧振點(diǎn)。
5. 根據(jù)分析結(jié)果,調(diào)整PDN設(shè)計(jì),如優(yōu)化去耦電容布局、調(diào)整層疊結(jié)構(gòu)等。
6. 重復(fù)分析和優(yōu)化過程,直到達(dá)到預(yù)期的阻抗特性。
通過使用PowerSI等頻域阻抗分析工具,工程師可以在設(shè)計(jì)階段發(fā)現(xiàn)潛在的電源完整性問題,并采取相應(yīng)的優(yōu)化措施,從而提高系統(tǒng)的穩(wěn)定性和可靠性。
技術(shù)資料