高速PCB差分信號(hào)設(shè)計(jì)常見誤區(qū)
在高速 PCB 設(shè)計(jì)領(lǐng)域,差分信號(hào)的應(yīng)用愈發(fā)普遍,關(guān)鍵信號(hào)多采用差分結(jié)構(gòu)設(shè)計(jì)。這主要?dú)w因于其相較于普通單端信號(hào)走線所具備的顯著優(yōu)勢(shì),如強(qiáng)大的抗干擾能力、有效抑制 EMI 以及精確的時(shí)序定位。
在電路板上,差分走線有著嚴(yán)格的布線要求。首先是等長原則,即兩條線的長度應(yīng)盡可能一致,其目的在于確保兩個(gè)差分信號(hào)時(shí)刻維持相反極性,從而減少共模分量。若線長不等,信號(hào)傳輸過程中會(huì)產(chǎn)生相位差,導(dǎo)致共模噪聲增大,影響信號(hào)質(zhì)量。
等寬與等距同樣關(guān)鍵。等寬要求兩條信號(hào)走線寬度恒定相同,等距則保證兩條線之間的間距穩(wěn)定且平行。這有助于維持差分線對(duì)的特性阻抗一致,使信號(hào)在傳輸過程中能穩(wěn)定、均衡地進(jìn)行,減少因阻抗不匹配引發(fā)的反射與失真現(xiàn)象。
此外,還需關(guān)注阻抗最小變化。設(shè)計(jì)含差分信號(hào)的 PCB 時(shí),確定應(yīng)用的目標(biāo)阻抗并據(jù)此規(guī)劃差分對(duì)極為重要,同時(shí)要盡可能降低阻抗變化。差分線的阻抗受走線寬度、走線耦合、銅厚度以及 PCB 材料和層疊等多種因素制約。設(shè)計(jì)過程中,必須綜合考量這些因素,避免任何改變差分對(duì)阻抗的情況發(fā)生。
然而,在差分信號(hào)設(shè)計(jì)中存在一些常見誤區(qū):
誤區(qū)一,部分人錯(cuò)誤地認(rèn)為差分信號(hào)無需地平面作為回流路徑,或者覺得差分走線彼此可為對(duì)方提供回流途徑。實(shí)際上,差分電路雖對(duì)電源和地平面上的部分噪音信號(hào)不敏感,但信號(hào)回流分析原理與普通單端走線相同,高頻信號(hào)總是沿電感最小回路回流。盡管差分線間存在相互耦合,但通常對(duì)地耦合占比達(dá) 10 - 20%,主要回流路徑仍在地平面。當(dāng)?shù)仄矫娌贿B續(xù)時(shí),差分走線間耦合才成為主要回流通路,不過這仍會(huì)降低信號(hào)質(zhì)量、增加 EMI,所以應(yīng)盡量避免地平面不連續(xù),且不可隨意去掉差分走線下方參考平面,否則難以控制阻抗,易引發(fā) EMI 輻射。
誤區(qū)二,有人認(rèn)為保持等間距比匹配線長更重要。實(shí)際 PCB 布線時(shí),受管腳分布、過孔和走線空間等限制,常需繞線實(shí)現(xiàn)線長匹配,導(dǎo)致差分對(duì)部分區(qū)域無法平行。但在差分走線設(shè)計(jì)中,匹配線長才是首要規(guī)則,其他規(guī)則可依設(shè)計(jì)要求與實(shí)際應(yīng)用靈活調(diào)整。
誤區(qū)三,認(rèn)為差分走線一定要緊密靠近??拷m可增強(qiáng)耦合,提升抗噪能力與抑制 EMI,但并非絕對(duì)。若能通過其他方式確保差分走線良好隔離與屏蔽,如增大與其他信號(hào)走線間距(一般線間距超 4 倍線寬,干擾可忽略)或利用地平面隔離形成 CPW 結(jié)構(gòu)(常用于高頻 10G 以上 IC 封裝 PCB 設(shè)計(jì)),保證嚴(yán)格差分阻抗控制,即便不靠近,也能實(shí)現(xiàn)良好的信號(hào)傳輸效果。
技術(shù)資料